carte PCB de 12-Layer BGA, carte PCB de HDI sans visibilité par l'intermédiaire de, enterré par l'intermédiaire de la carte PCB multicouche, de la carte PCB à haute densité d'interconnexion, par l'intermédiaire de et de sa fonction

Description de produit

Pourquoi devons-nous utiliser des vias dans les PCB ? Et sa capacité parasite et son inductance parasite

Tag# PCB conception, Multicouche PCB, PCB à interconnexion haute densité

Trou de PCBs

Le via est l'une des parties importantes des PCB multicouches, et le coût du perçage représente généralement 30 % à 40 % du coût de fabrication des PCB. Brièvement, chaque trou dans le PCB peut être appelé un via. Du point de vue de la fonction, le trou

peut être divisé en deux catégories : l'une est utilisée comme connexion électrique entre les couches, l'autre est utilisée comme fixation ou positionnement du composant. Ces trous sont généralement divisés en trois types, à savoir le trou borgne (via borgne), le trou enterré (via enterré) et le trou traversant (via traversant).

1.1 Composition des Trous

Le trou borgne est situé sur la surface supérieure et inférieure de la carte de circuit imprimé et a une certaine profondeur pour la connexion entre la ligne de surface et la ligne intérieure en dessous. La profondeur du trou ne dépasse généralement pas un certain rapport (ouverture). Le trou enterré est un trou de connexion situé dans la couche intérieure de la carte de circuit imprimé, qui ne s'étend pas à la surface de la carte de circuit imprimé.

Les deux types de trous ci-dessus sont situés dans la couche intérieure de la carte de circuit imprimé. La formation du processus de trou traversant est utilisée avant la stratification, et plusieurs couches intérieures peuvent être superposées lors de la formation du trou traversant.

Le troisième est appelé trou traversant, qui traverse toute la carte de circuit imprimé. Il peut être utilisé pour l'interconnexion interne ou comme trou de fixation pour les composants. Parce que le trou traversant est plus facile à réaliser et que le coût est faible, il est utilisé dans la plupart des cartes de circuit imprimé au lieu des deux autres. Les trous mentionnés ci-dessous, sans instruction spéciale, sont considérés comme des trous traversants.

Du point de vue de la conception, un trou est principalement composé de deux parties, l'une est le trou central (trou de perçage), l'autre est la zone de pastille autour du trou, voir ci-dessous. La taille de ces deux parties détermine la taille du trou.

Clairement, dans la conception de PCB haute vitesse et haute densité, les concepteurs souhaitent toujours que les trous soient les plus petits possible, afin de laisser plus d'espace de câblage sur la carte.

De plus, plus le trou est petit, plus sa capacité parasite est faible, et plus il est adapté aux circuits haute vitesse. La réduction de la taille du trou entraîne une augmentation du coût, et la taille du trou ne peut pas être réduite sans restriction. Elle est limitée par la technologie de perçage et de galvanoplastie, etc.

Plus le trou est petit, plus il faut de temps pour le percer, et plus il est facile de dévier de la position centrale ; et lorsque la profondeur du trou dépasse 6 fois le diamètre du trou, il ne peut pas être garanti que la paroi du trou puisse être uniformément plaquée de cuivre. Maintenant, par exemple, l'épaisseur normale d'un PCB (profondeur du trou traversant) est de 1,6 mm, donc le diamètre minimum du trou fourni par le fabricant de PCB ne peut atteindre que 0,2 mm.

1.2 Capacité parasite C des Vias

Le via lui-même a une capacité parasite par rapport à la masse. Là où il est connu que le diamètre du trou d'isolement sur la couche de masse est D2, le diamètre de la pastille du via est D1, l'épaisseur du PCB est T, la constante diélectrique du substrat est ε, alors la valeur de la capacité parasite à travers le via est approximativement la suivante :

C=1.41εTD1/(D2-D1).

L'effet principal de la capacité parasite à travers le via est de prolonger le temps de montée du signal et de réduire la vitesse du circuit. Par exemple, une carte PCB de 50 mil d'épaisseur, si vous utilisez un via avec un diamètre intérieur de 10 mil et une pastille de 20 mil, une distance de 32 mil entre la pastille et la zone de cuivre de masse, alors nous pouvons approximativement obtenir la capacité parasite du via par la formule ci-dessus : C=1.41 x4.4x0.050x0.020/(0.032-0.020)=0.517pF. La quantité variable de cette partie de la capacité causée par le temps de montée est : T10-90=2.2 C (Z0/2)=2.2 x0.517x(55/2)=31.28 ps.

À partir de ces valeurs, on peut constater que bien que l'utilité du retard de montée causé par la capacité parasite d'un seul via ne soit pas évidente, le concepteur doit en tenir compte si plusieurs vias sont utilisés entre les couches.

1.3 Inductance parasite I des Vias

Outre la capacité parasite, il y a une inductance parasite en même temps à travers les vias. Dans la conception de circuits numériques haute vitesse, les dommages causés par l'inductance parasite à travers le via sont souvent plus importants que ceux de la capacité parasite. Son inductance série parasite affaiblit la contribution de la capacité de découplage et affaiblit l'utilité de filtrage de l'ensemble du système d'alimentation. Nous pouvons utiliser la formule suivante pour calculer simplement une inductance parasite approximative du via :

L=5.08h[ln(4h/d) +1].

Où L fait référence à l'inductance du via, h à la longueur du via, d au diamètre du via. Il ressort de la formule que le diamètre du via a peu d'effet sur l'inductance, mais que le plus grand effet sur l'inductance est la longueur du via. En utilisant toujours l'exemple ci-dessus, on peut calculer que l'inductance du via est : L=5.08 x0.050[ln (4x0.050/0.010)1]=1.015 nH. Lorsque le temps de montée du signal est de 1 ns, l'impédance équivalente est : XL=πL/T10-90=3.19Ω. Une telle impédance ne peut être ignorée dans le passage du courant haute fréquence. En particulier, la capacité de découplage doit passer par deux vias lors de la connexion de la couche d'alimentation et de la couche de masse, de sorte que l'inductance parasite des vias augmentera de manière exponentielle.

1.4 Conception de via dans les PCB haute vitesse

D'après l'analyse ci-dessus des caractéristiques parasites des vias, on peut constater que dans la conception de PCB haute vitesse, le via apparemment simple apporte souvent de grands effets négatifs à la conception du circuit. Afin de réduire l'effet négatif de l'effet parasite du via, nous pouvons essayer de le faire dans la conception comme suit :

1) En tenant compte du coût et de la qualité du signal, choisissez une taille raisonnable pour les vias. Par exemple, pour la conception de PCB de modules mémoire à 6-10 couches, un via 10/20 mil (perçage / pastille) est préférable ; pour certaines cartes de petite taille à haute densité, vous pouvez également essayer d'utiliser un via de 8/18 mil. Actuellement, comme les machines de perçage laser sont utilisées dans la fabrication, il est possible d'utiliser des trous de plus petite taille dans des conditions techniques. Pour le via des fils d'alimentation ou de masse, une taille plus grande peut être envisagée

pour réduire l'impédance.

• D'après les deux formules discutées ci-dessus, on peut conclure que l'utilisation d'une plaque PCB plus fine est bénéfique pour réduire les deux paramètres parasites du via.
• Les lignes de signal sur la carte, autant que possible, ne changent pas de couche, c'est-à-dire qu'il faut essayer de ne pas utiliser de vias inutiles.
• Les broches d'alimentation et de masse doivent être percées à proximité de la carte, plus le fil de connexion entre le via et la broche est court, mieux c'est, car ils entraîneront une augmentation de l'inductance. Dans le même temps, le fil d'alimentation et de masse doit être aussi épais que possible pour réduire l'impédance.
• Placez des vias de masse près des vias de la zone de commutation de la couche de signal afin de fournir la boucle la plus proche pour le signal. Même un grand nombre de vias de masse redondants peuvent être placés sur la carte PCB. Bien sûr, la conception doit également être flexible. Le modèle de via discuté précédemment est que chaque couche a des pastilles, et parfois nous pouvons réduire la taille ou même supprimer les pastilles de certaines couches. Surtout dans le cas d'une haute densité de zones de vias, cela peut entraîner la formation d'une fente cassée dans la couche de cuivre avec une boucle de partition. Pour résoudre le problème, en plus de déplacer la position du via, nous pouvons également envisager de réduire la taille de la pastille de la couche de cuivre.

Capacité de carte de circuit imprimé 2026